반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- 대구 반도체 설계기업 특화
- 클럭 게이팅
- CUDA
- gpgpu-sim
- pyverilog 설치 오류
- 컨벌루션 연산
- 데이터 해저드
- linux c 컴파일
- DNN 가속기
- 이진수 곱셈 알고리즘
- CLOCK GATING
- Pyverilog 설치
- Pyverilog 튜토리얼
- AMBA
- Pyvrilog tutorial
- 딥러닝 가속기
- systolic array
- pygraphviz 설치 오류
- Makefile compile
- linux makefile 작성
- CDC
- 남산업힐
- gcc 컴파일
- Pyverilog 실행
- Data HAzard
- linux c++ 컴파일
- makefile
- DNN Accelerator
- Design DNN Accelerator
- pytest-pythonpath 설치 오류
Archives
- Today
- Total
목록준안정성 (1)
오늘은 맑음
Metastability/Metastable state
Metastable state라고도 하는데 번역하면 준안정상태라고 합니다. 즉, 안정적이지 않은 상태를 의미합니다. 보통 서로 다른 clock domain의 flip-flop사이에 데이터를 주고 받을때 발생합니다. A라는 clock domain에서 동작하는 A_ff와 B라는 clock domain에서 동작하는 B_ff가 있다고 하겠습니다. A_ff와 B_ff는 서로 다른 clock에 의해 동기화가 되기 때문에 동기화 되는 타이밍이 달라 문제가 발생합니다. A_ff는 aclk의 rising edge에 데이터가 동기화 되고 B_ff는 bclk의 rising edge에 데이터가 동기화 됩니다. A_ff에서 데이터가 변경될 때 bclk이 rising edge가 되어 동기화를 시킨다면 어떻게 될까요? 변경되는 데..
Digital logic
2019. 12. 4. 11:13