반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- 컨벌루션 연산
- makefile
- Pyvrilog tutorial
- DNN 가속기
- pyverilog 설치 오류
- Makefile compile
- 대구 반도체 설계기업 특화
- 딥러닝 가속기
- Design DNN Accelerator
- 이진수 곱셈 알고리즘
- gcc 컴파일
- linux c 컴파일
- gpgpu-sim
- 데이터 해저드
- 클럭 게이팅
- pygraphviz 설치 오류
- CUDA
- Data HAzard
- pytest-pythonpath 설치 오류
- 남산업힐
- systolic array
- CDC
- Pyverilog 설치
- linux c++ 컴파일
- linux makefile 작성
- CLOCK GATING
- AMBA
- DNN Accelerator
- Pyverilog 튜토리얼
- Pyverilog 실행
Archives
- Today
- Total
목록timing analysis (1)
오늘은 맑음
Timing analysis
어떠한 로직을 설계한 후 타이밍을 분석 negative slack이 발생하여 타이밍에서 문제가 되는 경우 이를 해결하는 방법 일반적으로 setup time안에 데이터가 들어오지 않거나 hold time동안 데이터를 유지시키지 못할 때 발생하며 다양하게 문제를 일으킬 수 있음. 보통 longest path(두 개의 F/F사이에 많은 combinational logic이 존재하는 path)에서 발생하지만 문제가 되지 않을 수도 있음 다양하게 문제를 일으키는 만큼 다양한 해결방법이 있음 ex) worst negative slack을 해결하는 방법과 전체적인 negative slack을 해결하는 방법 flip/flop과 flip/flop사이에 존재하는 longest path에서 slack이 발생하는 경우 com..
Digital logic
2019. 11. 30. 23:42