반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- 남산업힐
- AMBA
- 딥러닝 가속기
- DNN 가속기
- Pyverilog 설치
- linux c++ 컴파일
- 이진수 곱셈 알고리즘
- pytest-pythonpath 설치 오류
- CLOCK GATING
- gpgpu-sim
- systolic array
- Pyvrilog tutorial
- pygraphviz 설치 오류
- 컨벌루션 연산
- DNN Accelerator
- pyverilog 설치 오류
- 클럭 게이팅
- CUDA
- CDC
- Pyverilog 튜토리얼
- 데이터 해저드
- linux makefile 작성
- Makefile compile
- makefile
- 대구 반도체 설계기업 특화
- Data HAzard
- Design DNN Accelerator
- gcc 컴파일
- linux c 컴파일
- Pyverilog 실행
Archives
- Today
- Total
목록verilog and or (1)
오늘은 맑음
verilog 문법(4) and/or 비트연산자, 논리연산자
verilog 뿐만 아니라 c/c++에서도 모두 비트연산자와 산술연산자가 있습니다. 논리 연산자는 두 값의 참과 거짓을 반환하고, 비트 연산자는 두 개의 값의 비트를 연산한 결과를 반환합니다. 비트연산자와 논리연산자의 비교 verilog에서 simulation을 통해 결과를 한번 알아보겠습니다. 입력 신호는 아래와 같습니다. in_data1 : 4비트의 입력 in_data2 : 4비트의 입력 출력 신호는 아래와 같습니다. out_logical_and : in_data1 && in_data2 out_logical_or : in_data1 || in_data2 out_bit_and : in_data1 & in_data2 out_bit_or : in_data1 | in_data2 시뮬레이션 결과는 다음과 같습..
Digital logic
2021. 5. 1. 18:32