오늘은 맑음

CMOS 동작 원리와 장/단점 본문

Digital logic

CMOS 동작 원리와 장/단점

자전거 타는 구구 2022. 1. 9. 20:35
반응형

CMOS(complementary metal-oxide semiconductor)

 CMOS는 서로 성격이 다른 nMOS와 pMOS로 이루어져 있습니다.

 

nMOS pull-down network
pMOS pull-up network

 nMOS는 pull-down network고, pMOS는 pull-up network입니다.

 이렇게 서로 다른 두 MOSFET으로 이루어진게 CMOS입니다.

 

그림 1. nMOS와 pMOS의 동작을 switch로 표현한 모습

 

 nMOS는 pull-down network이므로 전압을 인가하면 전류가 흐르고, 전압을 인가하지 않으면 전류가 흐르지 않습니다.

 pMOS는 pull-up network이므로 전압을 인가하면 전류가 끊기고 전압을 인가하지 않으면 전류가 흐릅니다.

 

그림 2. CMOS

 CMOS는 그림 2와 같이 VDD에 연결된 pMOS와 GND에 연결된 nMOS로 이루어져 있습니다.

 따라서 pMOS가 켜지면 Output은 VDD에 연결되어 1이 되고, mMOS가 켜지면 Output은 GND에 연결되어 0이 됩니다.

그림 2. Inverter

 가장 쉬운 예시로 그림 2의 Inverter를 들어보겠습니다.

 아래는 pull-down network인 nMOS가 GND로 연결되어 있고, 위에는 pull-up network인 pMOS가 VDD로 연결되어 있습니다.

 

  nMOS pMOS Output
Input = 0 OFF ON 1
Input = 1 ON OFF 0

 Input이 0이면, nMOS는 끊어지고 pMOS는 연결되어 Output이 VDD와 연결되어 1이 되고, Input이 1이면 Output이 GND로 연결되어 0이 됩니다.

 

 CMOS의 장점(nMOS 혹은 pMOS만으로 구성된 회로 대비)

  1.  언제나 하나만 켜진 상태가 된다. VDD와 GND의 path가 항상 끊어져 있기 때문에 static power가 낮아진다.
    즉, 아무 동작을 하지 않고 유지할 때 소모되는 파워가 낮아집니다.(Dynamic power : switching될 때 소모되는 파워)
  2.  noise margin이 크다. Noise가 중간에 유입되더라도, 항상 VDD 혹은 GND와 연결되어 있기 때문에 출력은 0 혹은 1의 값에 도달하게 됩니다.
  3. Operating 속도가 빠릅니다.
반응형

'Digital logic' 카테고리의 다른 글

CDC: Multi-bit Synchronizer  (4) 2023.06.17
Verilog HDL random, random 신호 생성하기  (2) 2022.04.03
디지털 회로 설계 과정(Front End)  (4) 2021.06.13
active high와 active low  (2) 2021.05.16
Combinational feedback loop란  (3) 2021.05.09
Comments