반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
Tags
- Pyverilog 실행
- Design DNN Accelerator
- Pyvrilog tutorial
- pytest-pythonpath 설치 오류
- linux c++ 컴파일
- gpgpu-sim
- 대구 반도체 설계기업 특화
- 클럭 게이팅
- linux c 컴파일
- Data HAzard
- pyverilog 설치 오류
- AMBA
- 데이터 해저드
- 컨벌루션 연산
- CUDA
- gcc 컴파일
- pygraphviz 설치 오류
- 이진수 곱셈 알고리즘
- 남산업힐
- CLOCK GATING
- Pyverilog 설치
- linux makefile 작성
- systolic array
- Makefile compile
- DNN 가속기
- 딥러닝 가속기
- CDC
- DNN Accelerator
- makefile
- Pyverilog 튜토리얼
Archives
- Today
- Total
오늘은 맑음
Register Scoreboarding/스코어보드 본문
반응형
Register Scoreboarding
지난 포스팅에서는 data hazard에 대해서 알아보았습니다.
그 세 가지 data hazard를 막을 수 있는 scoreboarding에 대해서 알아보도록 하겠습니다.
scoreboarding은 말 그대로 register에 점수를 기록한다고 생각하면 되겠습니다.
scoreboard에는 각 register를 대표하는 single bit들이 준비되어 있습니다.
만약 입력된 명령어 A의 결과가 write될 예정이라면, 해당 register의 bit를 set시킵니다.
다른 명령어 B가 들어와 set된 register에 read/write를 할 예정이라면, 이 명령어는 stall됩니다.
이전에 들어온 명령어가 write를 수행하고 나서야 set된 bit는 clear가 될 것이며 명령어 B가 수행되게 됩니다.
이로 인해 RAW Hazard와 WAW Hazard는 해결했습니다. 그렇다면 WAR Hazard는 어떻게 해결할까요?
만약 in-order구조라면 명령어의 순서대로 register file에 접근할 수 있게 한다면 WAR Hazard 역시 해결됩니다.
반응형
'Processor' 카테고리의 다른 글
Data Prefetch (1) | 2019.02.21 |
---|---|
multi-thread processor에서의 scoreboard (0) | 2019.02.20 |
Data Hazard/RAW, WAR, WAW (1) | 2019.02.19 |
SIMT 교착상태(deadlock), 기아(starvation) (0) | 2019.02.18 |
thread, warp 그리고 SIMT (0) | 2019.02.18 |
Comments