반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
Tags
- Makefile compile
- DNN 가속기
- Data HAzard
- CDC
- 남산업힐
- gcc 컴파일
- 이진수 곱셈 알고리즘
- systolic array
- pytest-pythonpath 설치 오류
- pygraphviz 설치 오류
- Pyverilog 실행
- 클럭 게이팅
- Pyverilog 튜토리얼
- linux makefile 작성
- 데이터 해저드
- linux c 컴파일
- 대구 반도체 설계기업 특화
- 딥러닝 가속기
- 컨벌루션 연산
- gpgpu-sim
- Pyvrilog tutorial
- linux c++ 컴파일
- makefile
- Design DNN Accelerator
- pyverilog 설치 오류
- AMBA
- CUDA
- DNN Accelerator
- Pyverilog 설치
- CLOCK GATING
Archives
- Today
- Total
목록디지털 회로 Front end (1)
오늘은 맑음
디지털 회로 설계 과정(Front End)
오늘은 디지털 회로 설계 과정 중 Front-End 과정에 대해서 알아보겠습니다. 설계 과정은 간단하게 Front End 과정과 Back End 과정으로 나눌 수 있습니다. Front End과정은 VHDL/Verilog HDL을 통해서 설계한 디자인을 합성해서 gate단위의 netlist로 만드는 과정입니다. Back End과정은 합성을 통해 나온 netlist를 Chip으로 만들기 위해 module의 위치정보와 wire를 연결하는 과정(Place & Routing)과 P&R과정을 거쳐 나온 디자인에 대해 timing violation(setup/hold violation)이 문제가 없는지 Timing Analysis를 수행하는 과정입니다. Front End 디자인 무엇을 설계할지 전체적인 구조를 디자인..
Digital logic
2021. 6. 13. 20:29