반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
Tags
- 데이터 해저드
- Pyverilog 실행
- 딥러닝 가속기
- 남산업힐
- CLOCK GATING
- Pyvrilog tutorial
- systolic array
- DNN Accelerator
- 대구 반도체 설계기업 특화
- Pyverilog 설치
- 클럭 게이팅
- Data HAzard
- 컨벌루션 연산
- AMBA
- linux c++ 컴파일
- linux c 컴파일
- CUDA
- CDC
- linux makefile 작성
- pygraphviz 설치 오류
- gpgpu-sim
- pytest-pythonpath 설치 오류
- 이진수 곱셈 알고리즘
- pyverilog 설치 오류
- DNN 가속기
- makefile
- Design DNN Accelerator
- Pyverilog 튜토리얼
- gcc 컴파일
- Makefile compile
Archives
- Today
- Total
목록베릴로그 랜덤 (1)
오늘은 맑음
Verilog HDL random, random 신호 생성하기
Verilog HDL에서 random 숫자를 생성해보도록 하겠습니다. Random 신호는 데이터를 랜덤으로 넣어주거나, 혹은 모듈의 동작 신호를 random으로 만들어서 테스트할 때 사용될 수 있습니다. random신호를 만드는 방법은 두 가지가 있습니다. 1. $random : 32bit signed random value 2. $urandom : 32bit unsigned random value 3. $urandom_range(min-val,max-val) 그리고 random/urandom 뒤에 % 숫자를 사용하게 되면 입력한 숫자만큼 moduler 연산이 되어 필요한 만큼 random 데이터를 만들수 있습니다. 예시는 아래와 같습니다. 1. 3비트의 random 레지스터를 만들고 8로 모듈러한 un..
Digital logic
2022. 4. 3. 23:43