반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- DNN 가속기
- linux makefile 작성
- linux c++ 컴파일
- gcc 컴파일
- 클럭 게이팅
- 컨벌루션 연산
- Pyverilog 튜토리얼
- AMBA
- Pyverilog 설치
- 대구 반도체 설계기업 특화
- Pyvrilog tutorial
- gpgpu-sim
- Data HAzard
- DNN Accelerator
- pyverilog 설치 오류
- CUDA
- Makefile compile
- 이진수 곱셈 알고리즘
- pygraphviz 설치 오류
- CLOCK GATING
- pytest-pythonpath 설치 오류
- Design DNN Accelerator
- 딥러닝 가속기
- 데이터 해저드
- 남산업힐
- makefile
- Pyverilog 실행
- systolic array
- CDC
- linux c 컴파일
Archives
- Today
- Total
목록분주기 (1)
오늘은 맑음
분주기/prescaler verilog
Altera DE1-SOC보드에서 주파수 분주기를 만들어 보았습니다. DE1-SOC보드의 기본 동작주파수는 50MHz이며 1초에 1번 LED가 켜졌다가 꺼지는 동작을 수행합니다. 분주기의 코드는 다음과 같습니다. 1Hz로 동작을 해야 하기 때문에 0.5초에 한번씩 o_clk을 토글해줍니다. 따라서 1초에 한번씩 posedge와 negedge가 생성됩니다. prescaler를 top_module에 instance해주고 i_clk에 CLK을, top의 출력으로는 LED의 pin번호를 매핑해주면 1초에 한번씩 LED가 켜졌다가 꺼지는 것을 확인할 수 있습니다. 이를 활용하면 더 다양하게 주파수를 분주하여 사용할 수 있습니다. 하지만 이러한 개념으로 분주기를 사용할 수 있다는거지 실제로 사용하게 되면 타이밍 오..
Processor
2019. 6. 11. 16:39