반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
Tags
- DNN 가속기
- AMBA
- 데이터 해저드
- systolic array
- Pyverilog 실행
- linux makefile 작성
- Design DNN Accelerator
- Makefile compile
- CUDA
- linux c++ 컴파일
- DNN Accelerator
- makefile
- 컨벌루션 연산
- CLOCK GATING
- Pyvrilog tutorial
- pygraphviz 설치 오류
- linux c 컴파일
- Pyverilog 튜토리얼
- 대구 반도체 설계기업 특화
- Pyverilog 설치
- Data HAzard
- gcc 컴파일
- CDC
- 클럭 게이팅
- 이진수 곱셈 알고리즘
- 딥러닝 가속기
- gpgpu-sim
- pytest-pythonpath 설치 오류
- pyverilog 설치 오류
- 남산업힐
Archives
- Today
- Total
목록AXI 버스 (1)
오늘은 맑음
AXI(Advanced eXtensible Interface) : 다중 채널 버스로, 읽기/쓰기에 최적화 되어 있는 버스이다. AXI 버스와 AHB버스의 가장 다른 점은 채널의 도입이다. Read Address Channel Write Address Channel Read Data Channel Write Data Channel Write Response Channel AHB버스의 경우 위의 채널들이 버스로 구성되어 있어 독립적으로 작동할 수 없으나 AXI의 경우에는 채널이 도입되어 독립적으로 작동할 수있다. AHB버스의 경우 앞의 디바이스가 버스와 데이터 전송을 하고 있는 경우 후속 디바이스가 앞의 데이터 전송이 다 끝날 때 까지 기다려야 했다. 이는 저속디바이스가 데이터 전송중이라면 고속 디바이스가 ..
Processor
2017. 11. 12. 01:55