반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
Tags
- CLOCK GATING
- 데이터 해저드
- Makefile compile
- makefile
- Pyverilog 실행
- linux c++ 컴파일
- gpgpu-sim
- pytest-pythonpath 설치 오류
- systolic array
- 남산업힐
- pyverilog 설치 오류
- DNN Accelerator
- Data HAzard
- Pyverilog 설치
- 컨벌루션 연산
- linux makefile 작성
- Pyverilog 튜토리얼
- 딥러닝 가속기
- linux c 컴파일
- 이진수 곱셈 알고리즘
- AMBA
- CDC
- DNN 가속기
- Design DNN Accelerator
- Pyvrilog tutorial
- gcc 컴파일
- 대구 반도체 설계기업 특화
- pygraphviz 설치 오류
- 클럭 게이팅
- CUDA
Archives
- Today
- Total
목록Gray code CDC (1)
오늘은 맑음
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/zFIbB/btskftwaBLZ/bDOAglq5w7XxKwuZiCNbE1/img.png)
서로 다른 clock domain끼리 multi-bit의 데이터를 주고 받는 방법 중 gray code와 async fifo를 이용한 방법에 대해 알아보겠습니다. 이 전 글에서 알아본 것 처럼 2개 혹은 3개 이상의 fifo chain을 이용해서 CDC를 해결하는 할 수 있지만 이 방법은 multi-bit의 데이터를 주고 받기에는 적합하지 않습니다. 이유는 clock skew와 같은 이유로 모든 데이터가 동일한 타이밍에 switching되지 않을 수 있기 때문입니다. 아래 그림 1은 CLK domain의 128bit의 DATA가 CLK' domain으로 전달되는 모습입니다. 128bit의 데이터 중 1번 bit가 skew로 인해 CLK'의 posedge에 제대로 전달되지 않은 모습입니다. 이러한 상황에서..
Digital logic
2023. 6. 17. 16:59