반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
Tags
- gcc 컴파일
- DNN 가속기
- pytest-pythonpath 설치 오류
- Pyverilog 튜토리얼
- linux c++ 컴파일
- makefile
- CDC
- linux makefile 작성
- systolic array
- Pyvrilog tutorial
- 남산업힐
- gpgpu-sim
- Pyverilog 설치
- CUDA
- 데이터 해저드
- Data HAzard
- pygraphviz 설치 오류
- 대구 반도체 설계기업 특화
- CLOCK GATING
- Pyverilog 실행
- 컨벌루션 연산
- 클럭 게이팅
- linux c 컴파일
- AMBA
- DNN Accelerator
- pyverilog 설치 오류
- Makefile compile
- 딥러닝 가속기
- 이진수 곱셈 알고리즘
- Design DNN Accelerator
Archives
- Today
- Total
목록TPU (1)
오늘은 맑음
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/LjEvR/btq2NqXupDN/fPBbDTWDE4LFNZuzuv46pK/img.png)
이전 글에서는 Systolic array에서 사용하는 processing element의 구조를 보았습니다. 이번에는 systolic array를 사용해서 Deep Learning Algorithm을 연산하는 대표적인 NPU인 TPU의 구조를 보도록 하겠습니다. TPU의 구조는 위와 같습니다. 많은 block diagram이 있지만 우측을 살펴보도록 하겠습니다. 가장 우측 중간에 MMU(Matrix Multiply Unit)라는 block이 있습니다. MMU의 좌측에는 Systolic Data setup block이, 위에는 Weight FIFO, 아래로는 Accumulator가 있습니다. MMU를 보면 위와 같습니다. 화살표는 데이터의 흐름을 의미합니다. Row 단위로 Data가 전달 되고, Colum..
NPU
2021. 4. 18. 18:32