반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
Tags
- Pyverilog 설치
- 대구 반도체 설계기업 특화
- Data HAzard
- Pyvrilog tutorial
- DNN 가속기
- 컨벌루션 연산
- Design DNN Accelerator
- Pyverilog 실행
- systolic array
- CDC
- pytest-pythonpath 설치 오류
- Makefile compile
- AMBA
- linux makefile 작성
- 남산업힐
- DNN Accelerator
- 이진수 곱셈 알고리즘
- linux c 컴파일
- Pyverilog 튜토리얼
- linux c++ 컴파일
- 딥러닝 가속기
- CUDA
- CLOCK GATING
- gcc 컴파일
- pygraphviz 설치 오류
- 클럭 게이팅
- makefile
- pyverilog 설치 오류
- gpgpu-sim
- 데이터 해저드
Archives
- Today
- Total
목록miss status holding registers (1)
오늘은 맑음
MSHRs(Miss Status Holding Registers)
MSHRs(Miss Status Holding Registers)만약 cache에서 miss가 발생하면 어떤 과정을 수행할까? cache miss가 발생했다는 이야기는 CPU가 명령어를 수행하는데 필요한 데이터가 cache에 존재하지 않다는 의미입니다. 따라서 필요한 데이터를 다시 캐시로 가져오는 과정이 필요합니다. 이 과정에서 MSHRs라는 회로를 사용하게 됩니다.1. cache에서 miss가 발생하면 먼저 MSHRs을 점검2-1. cache miss가 발생한 명령어가 MSHRs에 존재하지 않다. 즉, 이 명령어에 대해 처음 miss가 발생 위와 같은 경우에는 MSHRs를 할당해 해당 명령어에 대한 cache miss를 처리하게 됩니다. 이 과정에서 상위 레벨의 cache 또는 메인메모리에 요청해 필요..
Processor
2019. 2. 27. 17:28