반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
Tags
- DNN Accelerator
- Data HAzard
- Pyverilog 설치
- 데이터 해저드
- gcc 컴파일
- Design DNN Accelerator
- pyverilog 설치 오류
- pygraphviz 설치 오류
- linux c 컴파일
- Pyvrilog tutorial
- linux makefile 작성
- 이진수 곱셈 알고리즘
- gpgpu-sim
- 대구 반도체 설계기업 특화
- 딥러닝 가속기
- DNN 가속기
- systolic array
- AMBA
- CLOCK GATING
- CUDA
- linux c++ 컴파일
- makefile
- pytest-pythonpath 설치 오류
- 클럭 게이팅
- Makefile compile
- Pyverilog 튜토리얼
- 컨벌루션 연산
- CDC
- 남산업힐
- Pyverilog 실행
Archives
- Today
- Total
목록verilog random (1)
오늘은 맑음
Verilog HDL random, random 신호 생성하기
Verilog HDL에서 random 숫자를 생성해보도록 하겠습니다. Random 신호는 데이터를 랜덤으로 넣어주거나, 혹은 모듈의 동작 신호를 random으로 만들어서 테스트할 때 사용될 수 있습니다. random신호를 만드는 방법은 두 가지가 있습니다. 1. $random : 32bit signed random value 2. $urandom : 32bit unsigned random value 3. $urandom_range(min-val,max-val) 그리고 random/urandom 뒤에 % 숫자를 사용하게 되면 입력한 숫자만큼 moduler 연산이 되어 필요한 만큼 random 데이터를 만들수 있습니다. 예시는 아래와 같습니다. 1. 3비트의 random 레지스터를 만들고 8로 모듈러한 un..
Digital logic
2022. 4. 3. 23:43