반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
Tags
- pyverilog 설치 오류
- Data HAzard
- 남산업힐
- 이진수 곱셈 알고리즘
- pygraphviz 설치 오류
- gpgpu-sim
- 컨벌루션 연산
- Pyverilog 설치
- CDC
- linux c++ 컴파일
- DNN Accelerator
- Design DNN Accelerator
- DNN 가속기
- 딥러닝 가속기
- AMBA
- pytest-pythonpath 설치 오류
- Pyvrilog tutorial
- Pyverilog 실행
- Makefile compile
- linux makefile 작성
- 데이터 해저드
- gcc 컴파일
- linux c 컴파일
- systolic array
- 대구 반도체 설계기업 특화
- CLOCK GATING
- makefile
- Pyverilog 튜토리얼
- 클럭 게이팅
- CUDA
Archives
- Today
- Total
목록vivado 시뮬레이션 (1)
오늘은 맑음
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/cvYcPC/btq2hI5gnmE/o2OvaTwEU4OOEO9klQPCP1/img.png)
Vivado를 설치하셨다면, 실행해봅시다. 기본적으로 clk, reset, wire, reg에 대한 개념은 알고 계시다는 가정 하에 진행하겠습니다. 오늘은 간단한 덧셈기를 만들고 testbench를 통해 시뮬레이션을 수행해보도록 하겠습니다. 메인 화면은 아래와 같습니다. create project를 눌러 프로젝트를 생성해줍니다. Project 이름을 짓고 원하는 location에 생성해줍니다. 우리는 RTL을 테스트 할 예정이므로 RTL Project를 선택합니다. 기존에 사용하던 파일이 있다면 Add File을, 바로 코드 파일을 추가하실 예정이면 Create File을 눌러줍니다. 지금은 Next를 누르겠습니다. Constraints 파일은 Synthesis/Implementation등 시뮬레이션 이..
Tools/Vivado
2021. 4. 10. 21:25