일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
- AMBA
- gpgpu-sim
- Pyverilog 튜토리얼
- pygraphviz 설치 오류
- DNN Accelerator
- linux c 컴파일
- Pyverilog 설치
- systolic array
- Data HAzard
- CLOCK GATING
- makefile
- DNN 가속기
- CUDA
- 남산업힐
- linux c++ 컴파일
- Design DNN Accelerator
- 데이터 해저드
- 이진수 곱셈 알고리즘
- pyverilog 설치 오류
- 컨벌루션 연산
- CDC
- Makefile compile
- 딥러닝 가속기
- Pyvrilog tutorial
- 대구 반도체 설계기업 특화
- Pyverilog 실행
- pytest-pythonpath 설치 오류
- gcc 컴파일
- linux makefile 작성
- 클럭 게이팅
- Today
- Total
오늘은 맑음
CISC와 RISC의 차이점 본문
CISC(Complex Instruction Set Computer)와 RISC(Reduced Instruction Set Computer)의 차이점을 간략하게 알아보겠습니다.
CISC는 이름에서 나와있듯이 Complex Instruction Set으로 동작하는 Computer입니다. Intel이 대표적이죠.
CISC는 이름처럼 명령어 셋이 복잡합니다.
하나의 명령어가 여러가지 동작을 수행할 수 있죠.
하나의 명령어에 여러가지 세부 명령어가 붙어 다양한 동작을 수행하고 각 명령어가 모두 메모리에 접근할 수 있습니다.
뭔가 많이 복잡하죠?
CISC는 명령어가 복잡한 이유 때문에 하드웨어보다는 컴파일러, 즉 소프트웨어가 많이 중요합니다.
복잡한 명령어 세트를 컴파일해서 원활하게 동작시키려면 아주 똑똑한 컴파일러가 필요하죠.
RISC는 Reduced Instruction set으로 동작하는 Computer입니다. 대표적으로는 Power PC계열이 있습니다.
RISC는 보통 컴퓨터 구조 수업에서 많이 다룹니다.
RISC가 등장한 이유중 가장 큰 이유 중 하나는 파이프라인에 최적화 된 컴퓨터 구조를 구현하기 위해서 입니다.
CISC는 각 명령어가 메모리에 접근하기 때문에 메모리에 접근하는 시간이 필요해서 파이프라인의 구조에 적합하지 않습니다.
하지만 RISC구조에서는 적재(load)와 저장(store)명령어를 통해서만 메모리에 접근합니다.
명령어는 한 개당 하나의 동작만을 수행하게 되므로 메모리에서 데이터를 레지스터에 가져온 이후에 다른 명령어가 메모리에 접근하지 않기 때문에 파이프라인이 끊기지 않고 수행될 수 있습니다.
명령어가 단순하기 때문에 컴파일러의 비중은 크지 않지만 명령어들을 수행하는 하드웨어의 비중이 높다는 점이 특징입니다.
요즘에는 RISC계열의 명령어 세트도 CISC만큼 복잡해졌습니다.
그래서 CISC like한 RISC라고 표현을 많이 합니다.
초창기 RISC의 개념과는 많이 달라졌죠.
따라서 초창기 RISC형태를 다시 추구하는 RISC-V가 등장하기도 했습니다.
틀린부분이 있으면 댓글로 달아주시면 감사드리겠습니다
'Processor' 카테고리의 다른 글
프로세서 설계 시 고려해야 할 점 (0) | 2020.11.05 |
---|---|
LOA(Lower-part Or Approximation adders) (0) | 2020.09.04 |
Vivado power analysis (0) | 2020.07.10 |
분주기/prescaler verilog (0) | 2019.06.11 |
cache write policy (0) | 2019.05.20 |