반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- 이진수 곱셈 알고리즘
- Data HAzard
- pygraphviz 설치 오류
- 남산업힐
- DNN Accelerator
- Pyverilog 설치
- makefile
- linux c 컴파일
- AMBA
- CLOCK GATING
- systolic array
- Pyverilog 튜토리얼
- 클럭 게이팅
- 딥러닝 가속기
- Makefile compile
- linux makefile 작성
- CDC
- Design DNN Accelerator
- 컨벌루션 연산
- 데이터 해저드
- linux c++ 컴파일
- gpgpu-sim
- DNN 가속기
- 대구 반도체 설계기업 특화
- gcc 컴파일
- CUDA
- pytest-pythonpath 설치 오류
- Pyvrilog tutorial
- pyverilog 설치 오류
- Pyverilog 실행
Archives
- Today
- Total
오늘은 맑음
Vivado power analysis 본문
반응형
Vivado에서 power analysis를 보면 Total On-Chip Power가 나옵니다.
Total On-Chip Power는 다음의 두 개의 파워를 더하면 나오는 값입니다.
Static power
: 개발자의 디자인과는 관계 없이 타겟 FPGA 보드에 의존성이 있음
IDLE상태에서 leakage power며 합성하는 타겟 동작주파수가 높아질수록 높아짐
Dynamic Power
: Vivado에서 정해진 simulation에 의해 모든 switching될 수 있는 상황을 테스트해서 나오는 최대 파워 소모량
간단하게 설명하면 위와 같이 설명할 수 있을 것 같습니다.
Vivado에서 정해진 simulation으로 측정된 데이터기 때문에 정확한 전력 소모량이라고 할 수는 없습니다.
더 궁금한 내용은 Vivado Design Suite Use Guide를 참조하시기 바랍니다.
https://wh00300.tistory.com/258
반응형
'Processor' 카테고리의 다른 글
LOA(Lower-part Or Approximation adders) (0) | 2020.09.04 |
---|---|
CISC와 RISC의 차이점 (0) | 2020.07.14 |
분주기/prescaler verilog (0) | 2019.06.11 |
cache write policy (0) | 2019.05.20 |
MultiCycle-path (0) | 2019.04.26 |
Comments