반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- Pyverilog 튜토리얼
- Pyverilog 설치
- CLOCK GATING
- 이진수 곱셈 알고리즘
- DNN 가속기
- systolic array
- 대구 반도체 설계기업 특화
- AMBA
- Pyvrilog tutorial
- CDC
- gcc 컴파일
- 딥러닝 가속기
- pytest-pythonpath 설치 오류
- Pyverilog 실행
- makefile
- DNN Accelerator
- Data HAzard
- 남산업힐
- linux c 컴파일
- Design DNN Accelerator
- linux c++ 컴파일
- CUDA
- linux makefile 작성
- 클럭 게이팅
- gpgpu-sim
- 데이터 해저드
- 컨벌루션 연산
- pyverilog 설치 오류
- Makefile compile
- pygraphviz 설치 오류
Archives
- Today
- Total
오늘은 맑음
cache write policy 본문
반응형
write-through cache
CPU에서 연산된 값에 의해 cache의 워드에 변화가 있을 때 main memory에도 함께 write해주는 정책, 항상 cache가 main memory와의 일관성을 유지할 수 있다.
write-back cache
cache 블록이 교체 정책(replacement policy)에 의해 교체괼 때 변경된 캐시 블록의 데이터를 main memory에 전송하는 정책, 또는 cache miss가 났을 때 main memory에 데이터를 전송하여 업데이트
반응형
'Processor' 카테고리의 다른 글
Vivado power analysis (0) | 2020.07.10 |
---|---|
분주기/prescaler verilog (0) | 2019.06.11 |
MultiCycle-path (0) | 2019.04.26 |
Clock Gating(클럭 게이팅) (0) | 2019.04.25 |
single precision/half precision (0) | 2019.03.28 |
Comments