일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
- Pyverilog 설치
- gpgpu-sim
- 남산업힐
- Pyverilog 실행
- systolic array
- Makefile compile
- gcc 컴파일
- AMBA
- 컨벌루션 연산
- DNN Accelerator
- DNN 가속기
- CUDA
- pyverilog 설치 오류
- 데이터 해저드
- Pyverilog 튜토리얼
- 클럭 게이팅
- Data HAzard
- pygraphviz 설치 오류
- linux c++ 컴파일
- linux makefile 작성
- 딥러닝 가속기
- Pyvrilog tutorial
- pytest-pythonpath 설치 오류
- makefile
- 대구 반도체 설계기업 특화
- CDC
- linux c 컴파일
- Design DNN Accelerator
- CLOCK GATING
- 이진수 곱셈 알고리즘
- Today
- Total
오늘은 맑음
AXI BUS 신호 본문
WRITE ADDRESS CHANNEL SIGNALS
--MASTER--
AWID : write address id
AWADDR : write address
AWLEN : Burst lentgh ex) AXI3 : AWLEN[3:0](1 to 16) AXI4 : AWLEN[7:0] (1 to 256)
AWSIZE : BURST SIZE ex) AWSIZE[2:0] Bytes in transfer. if AWSIZE = 0b001, 2 bytes in transfer
AWLOCK : Lock type, atomic characteristics of the transfer
AWCACHE : Memory type
AWPROT : Protection type
AWQOS : Quality of Service
AWREGION : Region identifier
AWUSER : User signal, Optional User-defined signal / AXI4
AWVALID : Write address valid
--SLAVE--
AWREADY : Write address ready, slave ready to accept an address
WRITE DATA CHANNEL SIGNALS
--MASTER--
WID : write ID tag
WDATA : write data
WSTRB : write strobes
WLAST : write last, last transfer in a write burst
WUSER : USER signal
WVALID : write valid, vlalid write data and strobes are available
--SLAVE--
WREADT : write ready
WRITE RESPONSE CHANNEL SIGNALS
--SLAVE--
BID : response id tag
BRESP : write response
BUSER : User signals
BVALID : write response valid
--MASTER--
BREADY : response ready
READ ADDRESS CHANNEL SIGNALS
--MASTER--
ARID : read address id
ARADDR : read address
ARLEN : burst length
ARSIZE : burst size
'Processor' 카테고리의 다른 글
Low Power Design : IC의 저전력 디자인 기법 (0) | 2023.01.28 |
---|---|
Dynamic power/Static Power (0) | 2022.01.29 |
프로세서 설계 시 고려해야 할 점 (0) | 2020.11.05 |
LOA(Lower-part Or Approximation adders) (0) | 2020.09.04 |
CISC와 RISC의 차이점 (0) | 2020.07.14 |