HAPS DTD(Deep Trace Debug)란?

 설계된 IP가 testbench를 이용한 RTL simulation에서 어느정도 검증이 되면 검증의 완성도를 높이기 위해 FPGA 검증 단계로 넘어갑니다.

 어떠한 케이스가 FPGA 테스트에서는 FAIL인데, RTL Simulation에서 PASS가 되면 난감해집니다.(compiler의 차이에 따른 서로 다른 해석 혹은 FPGA가 잘 못 만들어지는 경우) FPGA에 디버깅을 위한 register를 넣고 i/o로 빼주거나, 필요한 데이터를 extermal memory에 적어놓고 테스트가 끝나면 memory에서 데이터를 읽어서 확인 하는 방식을 사용합니다.

 만약 Synopsys의 fpga를 사용한다면 DTD라는 방법이 있다고 합니다. DTD는 Deep Trace Debug의 약자로 DTD를 사용하면 FPGA 내부의 signal을 Verdi에서 열어 볼 수 있게 FSDB파일 형태로 dump할 수 있다고 합니다.

Figure 1: HAPS DTD Debug Flow with Verdi and Siloti

  다음의 글을 읽어보시면 좋을 것 같습니다.

https://www.synopsys.com/company/resources/newsletters/prototyping-newsletter/finding-hardware-bugs-faster.html

Finding Hardware Bugs Faster with Full Visibility Debug