반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | ||
6 | 7 | 8 | 9 | 10 | 11 | 12 |
13 | 14 | 15 | 16 | 17 | 18 | 19 |
20 | 21 | 22 | 23 | 24 | 25 | 26 |
27 | 28 | 29 | 30 |
Tags
- systolic array
- Makefile compile
- CLOCK GATING
- 클럭 게이팅
- Data HAzard
- DNN Accelerator
- 대구 반도체 설계기업 특화
- Pyverilog 실행
- AMBA
- pytest-pythonpath 설치 오류
- gpgpu-sim
- linux c++ 컴파일
- pyverilog 설치 오류
- Design DNN Accelerator
- CDC
- linux c 컴파일
- CUDA
- Pyverilog 설치
- makefile
- 데이터 해저드
- 남산업힐
- pygraphviz 설치 오류
- 컨벌루션 연산
- 이진수 곱셈 알고리즘
- Pyvrilog tutorial
- Pyverilog 튜토리얼
- linux makefile 작성
- DNN 가속기
- 딥러닝 가속기
- gcc 컴파일
Archives
- Today
- Total
목록NPU (19)
오늘은 맑음
FPGA와 ASIC을 통한 deep learning 연구
최근 몇 년간 deep learning에 대한 연구가 활발해 지고 있습니다. 일반적인 deep learning 연구는 GPU(Graphic Processing Unit)에서 이루어 지고 있습니다. Deep learning은 반복적이고 단순한 연산을 반복하는 작업이 많음으로 수많은 core를 가진 GPU를 이용한 병렬처리로 인해 CPU를 통해 연산할 때 보다 비교할 수 없을 정도로 빠른 속도로 연산이 가능해 Deep learning을 연구하는데 최적이라고 할 수 있습니다. GPU를 이용한 연구가 활발해지고 있는 반면에, FPGA(Field Programmable Gate Array) 또는 ASIC(Application Specific Integrated Circuit)을 이용한 연구도 진행되고 있습니다. ..
NPU
2019. 3. 10. 12:41