목록전가산기 verilog (1)

오늘은 맑음

full adder/전가산기

full adder 전가산기는 두 개의 반 가산기와 추가적인 or 게이트로 이루어 진다. 진리표는 다음과 같다. 전가산기의 Block diagram은 다음과 같다. 전가산기의 code는다음과 같다.두 개의 halfadder를 인스턴스 해주고 h1Sum, h1Cout을 선언해 ha1의 Sum과 Cout을 ha2에 전달해주었다. 전가산기의 simulation 파형은 다음과 같다.
Digital logic 2019. 3. 15. 15:53
Prev 1 Next