반응형
Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | |||||
| 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 10 | 11 | 12 | 13 | 14 | 15 | 16 |
| 17 | 18 | 19 | 20 | 21 | 22 | 23 |
| 24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- Data HAzard
- Pyvrilog tutorial
- pyverilog 설치 오류
- 클럭 게이팅
- gpgpu-sim
- linux makefile 작성
- 남산업힐
- DNN Accelerator
- 데이터 해저드
- makefile
- 딥러닝 가속기
- CUDA
- 이진수 곱셈 알고리즘
- gcc 컴파일
- CLOCK GATING
- pygraphviz 설치 오류
- CDC
- pytest-pythonpath 설치 오류
- 컨벌루션 연산
- 대구 반도체 설계기업 특화
- Pyverilog 튜토리얼
- systolic array
- AMBA
- linux c++ 컴파일
- Makefile compile
- Pyverilog 실행
- Pyverilog 설치
- DNN 가속기
- linux c 컴파일
- Design DNN Accelerator
Archives
- Today
- Total
오늘은 맑음
full adder/전가산기 본문
반응형
full adder
전가산기는 두 개의 반 가산기와 추가적인 or 게이트로 이루어 진다.
진리표는 다음과 같다.
전가산기의 Block diagram은 다음과 같다.
전가산기의 code는다음과 같다.
두 개의 halfadder를 인스턴스 해주고 h1Sum, h1Cout을 선언해 ha1의 Sum과 Cout을 ha2에 전달해주었다.
전가산기의 simulation 파형은 다음과 같다.
반응형
'Digital logic' 카테고리의 다른 글
| verilog hdl 설계시 주의할 점(1) (0) | 2019.11.30 |
|---|---|
| Timing analysis (2) | 2019.11.30 |
| half adder/반 가산기 (0) | 2019.03.15 |
| verilog를 이용한 D_FF 구현 (0) | 2019.03.15 |
| setup time, hold time (0) | 2018.01.13 |
'Digital logic' Related Articles
more
Comments