반응형
Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | |||
| 5 | 6 | 7 | 8 | 9 | 10 | 11 |
| 12 | 13 | 14 | 15 | 16 | 17 | 18 |
| 19 | 20 | 21 | 22 | 23 | 24 | 25 |
| 26 | 27 | 28 | 29 | 30 | 31 |
Tags
- Pyvrilog tutorial
- linux makefile 작성
- CUDA
- 대구 반도체 설계기업 특화
- Makefile compile
- Design DNN Accelerator
- gpgpu-sim
- 클럭 게이팅
- 남산업힐
- pyverilog 설치 오류
- DNN 가속기
- AMBA
- pygraphviz 설치 오류
- systolic array
- 데이터 해저드
- CDC
- gcc 컴파일
- linux c++ 컴파일
- Pyverilog 설치
- Pyverilog 튜토리얼
- Data HAzard
- CLOCK GATING
- 딥러닝 가속기
- pytest-pythonpath 설치 오류
- 컨벌루션 연산
- makefile
- 이진수 곱셈 알고리즘
- DNN Accelerator
- Pyverilog 실행
- linux c 컴파일
Archives
- Today
- Total
오늘은 맑음
setup time, hold time 본문
반응형
setup time : clk의 switching이 일어나기 전까지 입력이 정확히 인식되는데 필요한 최소 유지 기간을 말한다.
hold time : switching이 일어난 후 상태의 변화가 정확히 인식되도록 필요한 최소 시간을 말한다.
반응형
'Digital logic' 카테고리의 다른 글
| half adder/반 가산기 (0) | 2019.03.15 |
|---|---|
| verilog를 이용한 D_FF 구현 (0) | 2019.03.15 |
| Enabled Filp Flop / Resettable Flip Flop (0) | 2018.01.02 |
| 레지스터 (0) | 2018.01.02 |
| D 플립플롭 (0) | 2018.01.02 |
'Digital logic' Related Articles
more
Comments