반응형
Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | |||
| 5 | 6 | 7 | 8 | 9 | 10 | 11 |
| 12 | 13 | 14 | 15 | 16 | 17 | 18 |
| 19 | 20 | 21 | 22 | 23 | 24 | 25 |
| 26 | 27 | 28 | 29 | 30 | 31 |
Tags
- CDC
- CUDA
- 컨벌루션 연산
- Pyverilog 설치
- 데이터 해저드
- CLOCK GATING
- DNN 가속기
- linux c 컴파일
- gpgpu-sim
- gcc 컴파일
- Design DNN Accelerator
- DNN Accelerator
- linux makefile 작성
- 남산업힐
- Makefile compile
- systolic array
- Pyverilog 실행
- Data HAzard
- 딥러닝 가속기
- 클럭 게이팅
- pyverilog 설치 오류
- AMBA
- makefile
- pytest-pythonpath 설치 오류
- Pyverilog 튜토리얼
- pygraphviz 설치 오류
- 이진수 곱셈 알고리즘
- Pyvrilog tutorial
- 대구 반도체 설계기업 특화
- linux c++ 컴파일
Archives
- Today
- Total
오늘은 맑음
half adder/반 가산기 본문
반응형
half adder
반가산기는 하나의 xor gate와 하나의 and gate로 구성되어 있다.
진리표는 다음과 같다.
Block Diagram은 다음과 같다.
입력 X와 Y가 xor와 and 게이트를 통과하며 xor 게이트의 출력은 sum이 되고 and 게이트의 출력은 Cout이 된다.
verilog를 구현한 코드는 다음과 같다.
simulation 파형은 다음과 같다.
반응형
'Digital logic' 카테고리의 다른 글
| Timing analysis (2) | 2019.11.30 |
|---|---|
| full adder/전가산기 (0) | 2019.03.15 |
| verilog를 이용한 D_FF 구현 (0) | 2019.03.15 |
| setup time, hold time (0) | 2018.01.13 |
| Enabled Filp Flop / Resettable Flip Flop (0) | 2018.01.02 |
'Digital logic' Related Articles
more
Comments