반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | ||
6 | 7 | 8 | 9 | 10 | 11 | 12 |
13 | 14 | 15 | 16 | 17 | 18 | 19 |
20 | 21 | 22 | 23 | 24 | 25 | 26 |
27 | 28 | 29 | 30 |
Tags
- 데이터 해저드
- linux c++ 컴파일
- CLOCK GATING
- Pyvrilog tutorial
- Pyverilog 튜토리얼
- Design DNN Accelerator
- 컨벌루션 연산
- 딥러닝 가속기
- linux makefile 작성
- Pyverilog 설치
- makefile
- CUDA
- 클럭 게이팅
- Data HAzard
- pygraphviz 설치 오류
- CDC
- gpgpu-sim
- pyverilog 설치 오류
- systolic array
- AMBA
- gcc 컴파일
- Makefile compile
- linux c 컴파일
- Pyverilog 실행
- DNN Accelerator
- DNN 가속기
- pytest-pythonpath 설치 오류
- 대구 반도체 설계기업 특화
- 남산업힐
- 이진수 곱셈 알고리즘
Archives
- Today
- Total
오늘은 맑음
D 플립플롭 본문
반응형
D 플립플롭
D 플립플롭은 클록의 상승 에지에서 D를 Q로 복사하고 상태를 기억하는 것을 의미한다.
CLK이 0일 때 master는 투명하고 slave는 불투명하게 된다. 따라서 D에 있던 값이 N1으로 전달된다.
CLK이 1일 때 master는 불투명하고 slave는 투명하게 된다. 따라서 N1에 있던 값이 Q로 전달된다. 그러나 N1은 D로부터 차단된다.
따라서 클록이 0에서 1로 변하기 직전에 D에 있던 어떤 값들은 클록이 1로 된 후에는 Q로 전달된다. 항상 D와 Q사이의 경로를 막고 있는 불투명한 래치가 있기 때문에, Q는 이전 값을 유지할 수 있다.
->D 플립플롭은 클록의 상승 에지에서 D를 Q로 복사하고, 언제든 늘 그것의 상태를 기억한다.
플립플롭은 CLK이 0에서 1로 변할때, 또는 1에서 0으로 변할 때 동작하기 때문에 에지트리거라고 불린다.
반응형
'Digital logic' 카테고리의 다른 글
Enabled Filp Flop / Resettable Flip Flop (0) | 2018.01.02 |
---|---|
레지스터 (0) | 2018.01.02 |
D 래치 (0) | 2018.01.02 |
SR래치 (0) | 2018.01.02 |
Little Endian Big Endian / 리틀 엔디안과 빅 엔디안 (0) | 2017.11.05 |