반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- 클럭 게이팅
- makefile
- CUDA
- linux makefile 작성
- Pyverilog 실행
- CLOCK GATING
- linux c 컴파일
- Makefile compile
- Pyvrilog tutorial
- gcc 컴파일
- 딥러닝 가속기
- pyverilog 설치 오류
- Pyverilog 설치
- CDC
- Data HAzard
- Design DNN Accelerator
- 컨벌루션 연산
- 대구 반도체 설계기업 특화
- Pyverilog 튜토리얼
- pytest-pythonpath 설치 오류
- DNN Accelerator
- AMBA
- linux c++ 컴파일
- DNN 가속기
- systolic array
- 이진수 곱셈 알고리즘
- gpgpu-sim
- 데이터 해저드
- pygraphviz 설치 오류
- 남산업힐
Archives
- Today
- Total
오늘은 맑음
SR래치 본문
반응형
SR래치
SR래치는 위와 같이 입력이 2개이고 출력이 2개인, 2개의 NOR게이트로 이루어진 래치이다. (NOR게이트는 모두 거짓이면 참이고 아닌 나머지 경우는 거짓으로 출력한다.)
SR래치의 진리표
R |
S |
Q |
Q' |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
- 1) R이 1인 경우에는 N1은 0이 출력된다(NOR게이트이기 때문). 따라서 Q'의 출력은 1이 되고 N1의 출력값은 N2로 입력이 된다. N2의 입력값 S는 0이고 N1의 출력값 역시 0이였기 때문에 N2의 출력값은 1이 된다. 따라서 Q'의 결과는 1이다.
- 2) S가 1인 경우에는 N2의 출력이 0가 된다. 따라서 Q의 값은 1이 되고 N1의 입력으로 1이 들어가게 된다. N1의 입력값은 N2의 1, R의 0 두개의 값이 들어가기 때문에 Q'는 0의 출력값을 갖게 된다.
- 3) R과 S가 둘 다 1로 입력되는 경우에는 D래치가 이상하게 작동한다. S와 R의 입력값이 1이기 때문에 Q와 Q'의 값은 모두 0으로 출력된다.
- 4) R과 S가 모두 0인 경우에는 두가지 경우의 수를 생각해 주어야 한다.
- a) Q = 1인 경우 : Q가 TRUE이고 N2의 결과가 FALSE인 경우면 Q'는 FALSE이다. N1이 Q'가 FALSE이면 N1의 출력은 TRUE라는 의미이므로 Q는 예정대로 TRUE이다.
- B) Q = 0인 경우 : Q가 0인 경우 Q'에서는 TRUE를 출력하게 된다. 따라서 N1의결과는 TRUE로 나타날 것이고, 따라서 Q는 FALSE가 된다.
반응형
'Digital logic' 카테고리의 다른 글
Enabled Filp Flop / Resettable Flip Flop (0) | 2018.01.02 |
---|---|
레지스터 (0) | 2018.01.02 |
D 플립플롭 (0) | 2018.01.02 |
D 래치 (0) | 2018.01.02 |
Little Endian Big Endian / 리틀 엔디안과 빅 엔디안 (0) | 2017.11.05 |
Comments