반응형
Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | |||||
| 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 10 | 11 | 12 | 13 | 14 | 15 | 16 |
| 17 | 18 | 19 | 20 | 21 | 22 | 23 |
| 24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- gpgpu-sim
- gcc 컴파일
- Data HAzard
- AMBA
- CUDA
- Pyverilog 실행
- Pyverilog 설치
- DNN 가속기
- CLOCK GATING
- pytest-pythonpath 설치 오류
- Design DNN Accelerator
- pygraphviz 설치 오류
- 이진수 곱셈 알고리즘
- linux c++ 컴파일
- linux makefile 작성
- 남산업힐
- pyverilog 설치 오류
- linux c 컴파일
- Pyverilog 튜토리얼
- CDC
- systolic array
- makefile
- Pyvrilog tutorial
- DNN Accelerator
- 컨벌루션 연산
- 딥러닝 가속기
- 대구 반도체 설계기업 특화
- Makefile compile
- 데이터 해저드
- 클럭 게이팅
Archives
- Today
- Total
오늘은 맑음
레지스터 본문
반응형
N비트 레지스터는 하나의 CLK 입력을 공유하는 N개의 플립플롭 묶음이다.
그래서 레지스터의 모든 비트들은 같은 CLK으로 통제된다면 동시에 갱신된다.
레지스터는 대부분 순차회로의 중요한 빌딩 블록이다.
반응형
'Digital logic' 카테고리의 다른 글
| setup time, hold time (0) | 2018.01.13 |
|---|---|
| Enabled Filp Flop / Resettable Flip Flop (0) | 2018.01.02 |
| D 플립플롭 (0) | 2018.01.02 |
| D 래치 (0) | 2018.01.02 |
| SR래치 (0) | 2018.01.02 |
'Digital logic' Related Articles
more
Comments