오늘은 맑음

Enabled Filp Flop / Resettable Flip Flop 본문

Digital logic

Enabled Filp Flop / Resettable Flip Flop

자전거 타는 구구 2018. 1. 2. 18:52
반응형

Enabled FlipFlop

 Enable D Flip Flopp은 ENABLE 또는 EN의 값이 추가적으로 들어간다.

 만약 EN의 값이 TRUE인 경우 D플립플롭과 같이 동작한다. 

 하지만 FALSE인 경우에는 CLK을 무시하고 상태를 유지한다.

 인에이블 플립플롭은 모든 경우가 아닌 특정한 경우에만 플립플롭에 값을 적재하고 싶을 때 사용하면 유용하다.


Enable D Flip Flop은 위와 같이 구현할 수 있다. Multiflexer에 D와 EN의 신호가 입력이 된다. 이 때 EN이 1인 경우에는 D의 값을 전달해 주고 EN이 0인 경우에는 CLK을 무시하고 상태를 유지하게 된다. 

 multiplexer를 이용하는 방법 외에 and게이트를 통해 구현하는 방법 또한 있다. 이 때는 EN신호와 CLK신호를 and게이트에 연결을 시켜 주고 이에 따른 값을 D Flip Flop에 CLK으로 입력하여 준다. 

 이 방법을 사용하였을 시에는 CLK이 게이트를 통과하기 때문에 CLK을 지연시키고 이는 타이밍 오류의 원인이 될 수 있다. 따라서 이를 해결할 확실한 해결책이 없을 시에는 사용하지 않는 것이 좋다.


Resettable Flip Flop

reset이 가능한 flip flop은 RESET이라는 신호를 추가한다.

 RESET이 FALSE일 때 D Flip Flop처럼 행동한다.

 만약 reset이 TRUE이면 D Flip Flop을 무시하고 output을 0으로 내보낸다. resettable flip flop은 처음 전원을 연결했을 때 시스템의 모든 flip flop을 하나의 상태(즉, 0)으로 초기화 할 때 유용하다.


resettable한 flip flop은 동기식과 비동기식으로 나뉜다.

동기식은 CLK이 Rising Edge일 때 작동하고 비동기식은 Reset이 TRUE일 때 동작한다.

Reset은 active-low 신호이며 1이 아닌 0일 때 리셋 신호가 그 기능을 수행한다. 이 신호는 인버터를 추가하면서 active-high의 신호를 대신 받을 수 있다.



반응형

'Digital logic' 카테고리의 다른 글

verilog를 이용한 D_FF 구현  (0) 2019.03.15
setup time, hold time  (0) 2018.01.13
레지스터  (0) 2018.01.02
D 플립플롭  (0) 2018.01.02
D 래치  (0) 2018.01.02
Comments