반응형
Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | ||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 |
| 13 | 14 | 15 | 16 | 17 | 18 | 19 |
| 20 | 21 | 22 | 23 | 24 | 25 | 26 |
| 27 | 28 | 29 | 30 |
Tags
- Data HAzard
- Pyverilog 실행
- 컨벌루션 연산
- pyverilog 설치 오류
- Pyverilog 설치
- CDC
- 클럭 게이팅
- 이진수 곱셈 알고리즘
- Pyvrilog tutorial
- gcc 컴파일
- 대구 반도체 설계기업 특화
- linux makefile 작성
- DNN 가속기
- CUDA
- Pyverilog 튜토리얼
- Makefile compile
- AMBA
- linux c 컴파일
- 딥러닝 가속기
- Design DNN Accelerator
- systolic array
- linux c++ 컴파일
- 남산업힐
- pytest-pythonpath 설치 오류
- pygraphviz 설치 오류
- makefile
- DNN Accelerator
- 데이터 해저드
- gpgpu-sim
- CLOCK GATING
Archives
- Today
- Total
오늘은 맑음
D 래치 본문
반응형
D래치
SR래치의 경우 S와 R의 입력값이 모두 1이 되게 되면 이상하게 작동한다. 이 현상은 SR래치의 뒤에 D래치를 연결해 줌으로 써 해결 할 수 있게 해준다.
D래치의 진리표(Truth table)
CLK |
D |
D' |
S |
R |
Q |
Q' |
0 |
X |
X' |
0 |
0 |
|
|
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
D래치를 이용하면 S와 R이 동시에 set되는 상황을 막아줄 수 있다.
CLK이 1일 때에는 D의 데이터를 버퍼인 것 처럼 흘려주어 Q에 전달하기 때문에 투명한 상태라고 한다.
하지만 CLK이 0일 때에는 예전의 값을 유지하기 때문에 불투명한 상태라고 한다.
따라서 D래치는 CLK이 1일 때에 상태를 경신하기 때문에 레벨 반응형 래치라고 한다.
반응형
'Digital logic' 카테고리의 다른 글
| Enabled Filp Flop / Resettable Flip Flop (0) | 2018.01.02 |
|---|---|
| 레지스터 (0) | 2018.01.02 |
| D 플립플롭 (0) | 2018.01.02 |
| SR래치 (0) | 2018.01.02 |
| Little Endian Big Endian / 리틀 엔디안과 빅 엔디안 (0) | 2017.11.05 |
'Digital logic' Related Articles
more
