반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
Tags
- linux c++ 컴파일
- Pyvrilog tutorial
- CLOCK GATING
- DNN Accelerator
- gpgpu-sim
- pyverilog 설치 오류
- Pyverilog 튜토리얼
- 이진수 곱셈 알고리즘
- pytest-pythonpath 설치 오류
- 컨벌루션 연산
- CDC
- linux c 컴파일
- linux makefile 작성
- Pyverilog 설치
- CUDA
- Pyverilog 실행
- 데이터 해저드
- DNN 가속기
- pygraphviz 설치 오류
- Makefile compile
- Data HAzard
- gcc 컴파일
- 남산업힐
- 딥러닝 가속기
- 대구 반도체 설계기업 특화
- Design DNN Accelerator
- makefile
- 클럭 게이팅
- AMBA
- systolic array
Archives
- Today
- Total
목록CDC에서의 문제 해결방법 (1)
오늘은 맑음
CDC(Clock Domain Crossing)
CDC라 함은 서로 다른 clock으로 동작하는 clock domain끼리 데이터를 전송하는 것을 의미합니다. 서로 다른 clock domain에 있는 Flip Flop끼리 데이터를 주고 받기 때문에 문제가 발생합니다. 하나의 clock domain에서 데이터를 주고 받을 때 발생하지 않는 문제들이죠. 속도가 느린 Old Clock Domain과 속도가 빠른 New Clock Domain에서 데이터를 주고 받을 때를 가정하겠습니다. 만약 Old Clock Domain에서 데이터를 변경하는 동안 New Clock Domain의 clock이 rising edge가 되어 데이터를 받아간다면 이 때 가져간 데이터는 metastable state에 빠지게 됩니다. 충분히 안정되지 않은 데이터를 가져갔기 때문입니다..
Digital logic
2019. 12. 5. 19:16