오늘은 맑음

오늘은 디지털 회로 설계 과정 중 Front-End 과정에 대해서 알아보겠습니다. 설계 과정은 간단하게 Front End 과정과 Back End 과정으로 나눌 수 있습니다. Front End과정은 VHDL/Verilog HDL을 통해서 설계한 디자인을 합성해서 gate단위의 netlist로 만드는 과정입니다. Back End과정은 합성을 통해 나온 netlist를 Chip으로 만들기 위해 module의 위치정보와 wire를 연결하는 과정(Place & Routing)과 P&R과정을 거쳐 나온 디자인에 대해 timing violation(setup/hold violation)이 문제가 없는지 Timing Analysis를 수행하는 과정입니다. Front End 디자인 무엇을 설계할지 전체적인 구조를 디자인..