반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
Tags
- pytest-pythonpath 설치 오류
- 남산업힐
- pyverilog 설치 오류
- pygraphviz 설치 오류
- DNN 가속기
- gcc 컴파일
- 대구 반도체 설계기업 특화
- Data HAzard
- linux makefile 작성
- 이진수 곱셈 알고리즘
- Pyverilog 설치
- linux c++ 컴파일
- gpgpu-sim
- Makefile compile
- Pyvrilog tutorial
- makefile
- DNN Accelerator
- CLOCK GATING
- Pyverilog 튜토리얼
- 딥러닝 가속기
- CDC
- systolic array
- 클럭 게이팅
- linux c 컴파일
- AMBA
- 데이터 해저드
- CUDA
- 컨벌루션 연산
- Design DNN Accelerator
- Pyverilog 실행
Archives
- Today
- Total
목록HAPS DTD (1)
오늘은 맑음
HAPS DTD(Deep Trace Debug)란?
설계된 IP가 testbench를 이용한 RTL simulation에서 어느정도 검증이 되면 검증의 완성도를 높이기 위해 FPGA 검증 단계로 넘어갑니다. 어떠한 케이스가 FPGA 테스트에서는 FAIL인데, RTL Simulation에서 PASS가 되면 난감해집니다.(compiler의 차이에 따른 서로 다른 해석 혹은 FPGA가 잘 못 만들어지는 경우) FPGA에 디버깅을 위한 register를 넣고 i/o로 빼주거나, 필요한 데이터를 extermal memory에 적어놓고 테스트가 끝나면 memory에서 데이터를 읽어서 확인 하는 방식을 사용합니다. 만약 Synopsys의 fpga를 사용한다면 DTD라는 방법이 있다고 합니다. DTD는 Deep Trace Debug의 약자로 DTD를 사용하면 FPGA ..
Processor
2023. 5. 13. 16:46