반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- DNN Accelerator
- 남산업힐
- Pyverilog 실행
- linux c++ 컴파일
- 데이터 해저드
- CUDA
- Pyverilog 튜토리얼
- 대구 반도체 설계기업 특화
- Design DNN Accelerator
- Data HAzard
- Makefile compile
- systolic array
- 딥러닝 가속기
- pygraphviz 설치 오류
- linux c 컴파일
- CDC
- AMBA
- Pyverilog 설치
- gpgpu-sim
- 클럭 게이팅
- CLOCK GATING
- linux makefile 작성
- makefile
- Pyvrilog tutorial
- 컨벌루션 연산
- 이진수 곱셈 알고리즘
- DNN 가속기
- gcc 컴파일
- pyverilog 설치 오류
- pytest-pythonpath 설치 오류
Archives
- Today
- Total
목록Vivado Power Analysis (1)
오늘은 맑음
Vivado power analysis
Vivado에서 power analysis를 보면 Total On-Chip Power가 나옵니다. Total On-Chip Power는 다음의 두 개의 파워를 더하면 나오는 값입니다. Static power : 개발자의 디자인과는 관계 없이 타겟 FPGA 보드에 의존성이 있음 IDLE상태에서 leakage power며 합성하는 타겟 동작주파수가 높아질수록 높아짐 Dynamic Power : Vivado에서 정해진 simulation에 의해 모든 switching될 수 있는 상황을 테스트해서 나오는 최대 파워 소모량 간단하게 설명하면 위와 같이 설명할 수 있을 것 같습니다. Vivado에서 정해진 simulation으로 측정된 데이터기 때문에 정확한 전력 소모량이라고 할 수는 없습니다. 더 궁금한 내용은 ..
Processor
2020. 7. 10. 17:19