반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
Tags
- AMBA
- gcc 컴파일
- linux makefile 작성
- DNN Accelerator
- linux c 컴파일
- CUDA
- Design DNN Accelerator
- linux c++ 컴파일
- Pyvrilog tutorial
- Pyverilog 실행
- pygraphviz 설치 오류
- DNN 가속기
- 이진수 곱셈 알고리즘
- pytest-pythonpath 설치 오류
- systolic array
- 클럭 게이팅
- 딥러닝 가속기
- CDC
- 대구 반도체 설계기업 특화
- Pyverilog 튜토리얼
- 남산업힐
- Makefile compile
- gpgpu-sim
- Data HAzard
- 컨벌루션 연산
- pyverilog 설치 오류
- makefile
- CLOCK GATING
- Pyverilog 설치
- 데이터 해저드
Archives
- Today
- Total
목록assert deassert (1)
오늘은 맑음
Digital logic에서 assert와 deassert란?
Digital logic에서 assert와 deassert라는 표현이 사용되는 상황은 다음의 표 1과 같습니다. assertdeassertactive high값이 0에서 1로 변할 때값이 1에서 0으로 변할 때active low값이 1에서 0으로 변할 때값이 0에서 1로 변할 때 위의 표현이 사용된 예시를 문서에서 찾아보았습니다. The source uses the VALID signal to indicate when valid information is available. The VALID signal must remain asserted, meaning set to high, until the destination accepts the information. Signals that remain ass..
Digital logic
2023. 8. 7. 20:02