반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
Tags
- Pyverilog 튜토리얼
- linux makefile 작성
- Pyverilog 설치
- pytest-pythonpath 설치 오류
- Makefile compile
- 컨벌루션 연산
- systolic array
- gcc 컴파일
- 남산업힐
- AMBA
- linux c++ 컴파일
- gpgpu-sim
- 데이터 해저드
- Data HAzard
- Pyverilog 실행
- pyverilog 설치 오류
- Pyvrilog tutorial
- CUDA
- makefile
- 클럭 게이팅
- DNN Accelerator
- 대구 반도체 설계기업 특화
- DNN 가속기
- pygraphviz 설치 오류
- Design DNN Accelerator
- 딥러닝 가속기
- 이진수 곱셈 알고리즘
- CLOCK GATING
- linux c 컴파일
- CDC
Archives
- Today
- Total
목록critical path (1)
오늘은 맑음
![](http://i1.daumcdn.net/thumb/C150x150/?fname=https://blog.kakaocdn.net/dn/csqjCN/btspBz5s2Nf/VSQJAKlCWJX3mCXjWAkK40/img.png)
과거에 STA(Static Timing Analysis) 수업을 들으며 정리했던 글이 있는데, 추가로 설명을 달고자 작성해봅니다. Timing analysis (tistory.com) Timing analysis 어떠한 로직을 설계한 후 타이밍을 분석 negative slack이 발생하여 타이밍에서 문제가 되는 경우 이를 해결하는 방법 일반적으로 setup time안에 데이터가 들어오지 않거나 hold time동안 데이터를 유지 wh00300.tistory.com STA의 결과로 나온 negative slack으로 인해 longest path로 리포트된 경로를 RTL level에서 해결하는 방법입니다. 현재 아는 내용에서 설명해보겠습니다. 혹시 틀린 부분이나 보완사항이 있다면 댓글 부탁드립니다. 앞으로 ..
Digital logic
2023. 8. 2. 00:26