목록halfadder (1)

오늘은 맑음

half adder/반 가산기

half adder반가산기는 하나의 xor gate와 하나의 and gate로 구성되어 있다.진리표는 다음과 같다. Block Diagram은 다음과 같다.입력 X와 Y가 xor와 and 게이트를 통과하며 xor 게이트의 출력은 sum이 되고 and 게이트의 출력은 Cout이 된다. verilog를 구현한 코드는 다음과 같다. simulation 파형은 다음과 같다.
Digital logic 2019. 3. 15. 15:52
Prev 1 Next