반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- Makefile compile
- gcc 컴파일
- AMBA
- systolic array
- linux makefile 작성
- 대구 반도체 설계기업 특화
- DNN 가속기
- 데이터 해저드
- 클럭 게이팅
- Pyverilog 실행
- Pyverilog 튜토리얼
- 이진수 곱셈 알고리즘
- 딥러닝 가속기
- CUDA
- pytest-pythonpath 설치 오류
- makefile
- linux c++ 컴파일
- pygraphviz 설치 오류
- gpgpu-sim
- Pyverilog 설치
- 남산업힐
- 컨벌루션 연산
- DNN Accelerator
- Design DNN Accelerator
- pyverilog 설치 오류
- linux c 컴파일
- CDC
- CLOCK GATING
- Pyvrilog tutorial
- Data HAzard
Archives
- Today
- Total
목록modelsim 기초 (1)
오늘은 맑음
modelsim 사용하기/modelsim simulation
Modelsim verilog로 코딩을 한 뒤 simulation을 보기 위해서는 여러가지 tool을 사용할 수 있습니다. xilinx의 vivado 또는 modelsim,이나 altera의 Quartus를 사용할 수 있겠는데 오늘은 modelsim에 대해 알아보겠습니다. modelsim은 홈페이지에 들어가셔서 학생인증을 하시면 학생용 버전을 받으실 수 있습니다. 1. modelsim 프로젝트를 생성해줍니다. 2. 저는 project의 이름을 adder라고 만들겠습니다. 3. 내부에서 사용할 file을 생성해줍니다. create New file을 클릭하신 후 verilog파일을 생성하시면 작성 가능한 verilog file이 생성됩니다. Adding Existing File을 선택하시면 다른 프로젝트에 ..
Tools/ModelSIM
2019. 3. 21. 21:54