반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- 컨벌루션 연산
- DNN 가속기
- gcc 컴파일
- 대구 반도체 설계기업 특화
- linux makefile 작성
- pyverilog 설치 오류
- 클럭 게이팅
- Pyvrilog tutorial
- Makefile compile
- Pyverilog 튜토리얼
- Pyverilog 실행
- CDC
- makefile
- Data HAzard
- linux c 컴파일
- linux c++ 컴파일
- 이진수 곱셈 알고리즘
- systolic array
- CLOCK GATING
- Pyverilog 설치
- pygraphviz 설치 오류
- Design DNN Accelerator
- 딥러닝 가속기
- 데이터 해저드
- pytest-pythonpath 설치 오류
- CUDA
- DNN Accelerator
- AMBA
- 남산업힐
- gpgpu-sim
Archives
- Today
- Total
목록negative edge (1)
오늘은 맑음
fpga와 asic설계시 유의사항
fpga와 asic은 성질이 달라 설계할 때 유의해야 할 사항이 있다. clock을 사용할 때 유의사항이 발생하는데 어떤 것이 있을까 clock이 동작할 때는 rising edge와 falling edge중 어떤 것이 동작 속도가 빠른가? 일반적으로 알고 있는 지식에 따르면 falling edge가 동작속도가 빠르다. rising edge를 사용할 때는 low에 있던 시그널이 high로 바뀌기 위해 charging하는 단계가 필요하다. 하지만 falling edge일때는 어떠할까? 방전시켜버리면 high에서 low로 떨어지게 된다. 따라서 charging하여 high로 올라가는 시간보다 low보다 떨어지는 시간이 더 짧기 때문에 빠르게 동작할 수 있다. 그러면 모두 falling edge를 사용하자! 라..
Digital logic
2019. 12. 1. 00:00