반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 | 29 |
30 | 31 |
Tags
- 이진수 곱셈 알고리즘
- linux c++ 컴파일
- AMBA
- Makefile compile
- gpgpu-sim
- 컨벌루션 연산
- Design DNN Accelerator
- Pyvrilog tutorial
- Pyverilog 실행
- 딥러닝 가속기
- pygraphviz 설치 오류
- Pyverilog 튜토리얼
- Pyverilog 설치
- CLOCK GATING
- CDC
- DNN Accelerator
- CUDA
- makefile
- gcc 컴파일
- 대구 반도체 설계기업 특화
- DNN 가속기
- 데이터 해저드
- linux c 컴파일
- pyverilog 설치 오류
- linux makefile 작성
- 클럭 게이팅
- Data HAzard
- systolic array
- 남산업힐
- pytest-pythonpath 설치 오류
Archives
- Today
- Total
목록verilog hdl 설계시 주의점 (1)
오늘은 맑음
verilog hdl 설계시 주의할 점(2)
모호한 표현을 사용하지 말자 몇 가지 예시가 있습니다. 1. 동일하지 않은 data width를 가진 신호를 연결하기 input [2:0] in_data; wire [3:0] a; assign a = in_data; 이렇게 할당하게 되면 a[3]은 어떠한 값이 될까요? 요즘 컴파일러들은 매우 좋아서 아마 알아서 0으로 채울지도 모릅니다. 하지만 어떤 상황에서 무슨 에러가 발생할지 모르는 코드가 됩니다. 컴파일러에 따라 달라지겠죠. 따라서 위와 같이 매우 모호한 코드는 피해야 합니다. assign a = {1'b0, in_data}; 이런 식으로 사용하지 않는 비트는 꼭 채워주도록 합시다. 2. data overflow 사용하기 counter를 짤 때 마침 딱 8까지 반복해서 숫자를 세는 상황이 발생했습니..
Digital logic
2021. 4. 21. 00:23