반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | ||
6 | 7 | 8 | 9 | 10 | 11 | 12 |
13 | 14 | 15 | 16 | 17 | 18 | 19 |
20 | 21 | 22 | 23 | 24 | 25 | 26 |
27 | 28 | 29 | 30 |
Tags
- Design DNN Accelerator
- 클럭 게이팅
- CLOCK GATING
- makefile
- CUDA
- systolic array
- 컨벌루션 연산
- linux c 컴파일
- 이진수 곱셈 알고리즘
- Pyverilog 실행
- Makefile compile
- linux makefile 작성
- Pyvrilog tutorial
- gcc 컴파일
- 대구 반도체 설계기업 특화
- gpgpu-sim
- 딥러닝 가속기
- DNN Accelerator
- pytest-pythonpath 설치 오류
- 데이터 해저드
- linux c++ 컴파일
- pygraphviz 설치 오류
- pyverilog 설치 오류
- Pyverilog 튜토리얼
- DNN 가속기
- Pyverilog 설치
- Data HAzard
- 남산업힐
- AMBA
- CDC
Archives
- Today
- Total
오늘은 맑음
이진수 수의 표현 / Binary Number System(2) 본문
반응형
이진수 수의 표현
소수점 자리수를 표현하는 방법
1장에서 언급했듯이 어떠한 n비트의 양수 X는 다음과 같이 표현될 수 있다.
여기서 r은 radix(기수)이다.
위는 양수를 표현하는 방법이므로 소수점을 가진 양의 실수를 표현하기 위해서는 n비트를 정수부(integral part)와 실수부(fractional part)로 나누어야 한다.
n digit을 갖는 어떠한 수를 k digit을 갖는 정수부(integral part)와 m digit을 갖는 실수부(fractional part)로 나누면 다음과 같이 표현된다.

위와 같이 수의 표현법을 고정소수점(fixed-point) 표현법이라고 한다.
반응형
'Digital logic' 카테고리의 다른 글
verilog 모듈 설계시 팁(2) (0) | 2020.05.04 |
---|---|
Booth's algorithm (0) | 2020.04.21 |
이진수 수의 표현 / Binary Number System(1) (0) | 2020.04.19 |
Multiplication algorithm(3) (0) | 2020.04.17 |
Multiplication algorithm(2) (0) | 2020.04.17 |