오늘은 맑음

태풍이 지나가고 다시 자전거를 타기 시작했어요 업힐을 안한지도 오래 되었고 다시 해보고 싶은 마음에 삼막사에 도전해봤습니다. 사실 이번은 두 번째 도전이고 첫 번째 도전은 삼막사 코스의 반밖에 올라가지 못하고 포기했습니다. 너무 덥기도 했고 힘들었어요.. 드디어 오늘 두 번째 도전만에 성공했습니다.삼막사 위치: 경기도 안양시 만안구 삼막로. 서울 신림동 미림여고입구교차로에서 올라가는 길이 있지만, 언덕 뿐만 아니라 3개의 터널(산복터널, 호암1터널, 호암2터널)을 지나야 헤 매우 위험하기 때문에 여기로는 가지 말고 대신 관악역 앞의 삼막로를 따라서 올라가자. 코스: 경인교대입구-삼막사-KT철탑 길이: 3.2Km(경인교대입구-삼막사), 0.9Km(삼막사-KT철탑) 표고차: 299m(경인교대입구-삼막사) +..

오늘은 무료로 waveform을 그릴 수 있는 웹사이트를 소개해보려고 합니다. WaveDrom - Digital timing diagram everywhere WaveDrom - Digital timing diagram everywhere WaveDrom Digital Timing Diagram everywhere WaveDrom draws your Timing Diagram or Waveform from simple textual description. It comes with description language, rendering engine and the editor. WaveDrom editor works in the browser or can be installed on your wavedro..

CDC상황에서 handshake에 대해서 알아본 내용에 대해 적어보겠습니다. *_high가 붙은 신호는 동작 주파수가 높은 클럭 도메인의 신호이며, *_low가 붙은 신호는 동작 주파수가 낮은 클럭 도메인의 신호입니다. clk_high와 clk_low의 비율은 1.5:1로, synchronizer의 F/F chain은 2단으로 설정했습니다. 모든 req/ack신호는 synchronizer를 통과합니다. A에서 B로 req를 보냄 (a -> b) B에서 req를 받으면 A로 ack를 보냄(c -> d) A에서 ack를 받으면 req를 내림 B가 A에서 ack를 내린 것을 확인(e ~> f)하면 ack를 내림 A에서 ack가 내려간 것을 확인(g~>h) 위의 handshake가 정상적으로 동작하기 위해서 선..

Digital logic에서 assert와 deassert라는 표현이 사용되는 상황은 다음의 표 1과 같습니다. assertdeassertactive high값이 0에서 1로 변할 때값이 1에서 0으로 변할 때active low값이 1에서 0으로 변할 때값이 0에서 1로 변할 때 위의 표현이 사용된 예시를 문서에서 찾아보았습니다. The source uses the VALID signal to indicate when valid information is available. The VALID signal must remain asserted, meaning set to high, until the destination accepts the information. Signals that remain ass..

과거에 STA(Static Timing Analysis) 수업을 들으며 정리했던 글이 있는데, 추가로 설명을 달고자 작성해봅니다. Timing analysis (tistory.com) Timing analysis 어떠한 로직을 설계한 후 타이밍을 분석 negative slack이 발생하여 타이밍에서 문제가 되는 경우 이를 해결하는 방법 일반적으로 setup time안에 데이터가 들어오지 않거나 hold time동안 데이터를 유지 wh00300.tistory.com STA의 결과로 나온 negative slack으로 인해 longest path로 리포트된 경로를 RTL level에서 해결하는 방법입니다. 현재 아는 내용에서 설명해보겠습니다. 혹시 틀린 부분이나 보완사항이 있다면 댓글 부탁드립니다. 앞으로 ..

서로 다른 clock domain끼리 multi-bit의 데이터를 주고 받는 방법 중 gray code와 async fifo를 이용한 방법에 대해 알아보겠습니다. 이 전 글에서 알아본 것 처럼 2개 혹은 3개 이상의 fifo chain을 이용해서 CDC를 해결하는 할 수 있지만 이 방법은 multi-bit의 데이터를 주고 받기에는 적합하지 않습니다. 이유는 clock skew와 같은 이유로 모든 데이터가 동일한 타이밍에 switching되지 않을 수 있기 때문입니다. 아래 그림 1은 CLK domain의 128bit의 DATA가 CLK' domain으로 전달되는 모습입니다. 128bit의 데이터 중 1번 bit가 skew로 인해 CLK'의 posedge에 제대로 전달되지 않은 모습입니다. 이러한 상황에서..