| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | |||||
| 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 10 | 11 | 12 | 13 | 14 | 15 | 16 |
| 17 | 18 | 19 | 20 | 21 | 22 | 23 |
| 24 | 25 | 26 | 27 | 28 | 29 | 30 |
- gcc 컴파일
- 컨벌루션 연산
- 클럭 게이팅
- Data HAzard
- 남산업힐
- pyverilog 설치 오류
- linux c++ 컴파일
- linux c 컴파일
- CLOCK GATING
- 데이터 해저드
- gpgpu-sim
- systolic array
- CDC
- Pyverilog 실행
- CUDA
- AMBA
- 딥러닝 가속기
- Pyvrilog tutorial
- makefile
- Makefile compile
- DNN Accelerator
- 이진수 곱셈 알고리즘
- DNN 가속기
- Pyverilog 설치
- linux makefile 작성
- Design DNN Accelerator
- pytest-pythonpath 설치 오류
- 대구 반도체 설계기업 특화
- Pyverilog 튜토리얼
- pygraphviz 설치 오류
- Today
- Total
목록Tools (9)
오늘은 맑음
Vivado HLS Tutorial(HLS 기초)
Vivado HLS Tutorial에서 제공하는 lab1을 따라 해보겠습니다. 이 Tutorial은 Xilinx에서 제공하는 tutorial source를 다운받았다고 가정한 상태로 진행하겠습니다. https://www.xilinx.com/registration/sign-in.html?oamProtectedResource=wh%3Dwww.xilinx.com%20wu%3D%2Fmember%2Fforms%2Fdownload%2Fdesign-license.html%3Fcid%3D026f56e2-0a0f-4986-aeb7-e92917398939%26filename%3Dug871-design-files.zip%20wo%3D1%20rh%3Dhttps%3A%2F%2Fwww.xilinx.com%20ru%3D%252Fm..
HLS란?(High Level Synthesis) 오늘날 사용하는 애플리케이션에 사용되는 알고리즘들은 과거보다 훨씬 복잡해졌다. 또한 새로운 알고리즘이 등장하는 속도도 매우 빠르기 때문에 HDL을 이용해서 IP를 생성하는 속도가 따라잡기 어려워졌다. HDL을 이용하여 하드웨어를 구현하는 방법은 시간소모가 많아 개발시간이 느리기 때문이다. 따라서 HDL보다 생산성이 높은 C를 기반으로 IP를 생성하는 프로그램들이 등장하는데 이를 HLS라고 한다. Vivado에도 HLS를 지원하며 System Edition을 설치하면 사용할 수 있다.
modelsim 사용하기/modelsim simulation
Modelsim verilog로 코딩을 한 뒤 simulation을 보기 위해서는 여러가지 tool을 사용할 수 있습니다. xilinx의 vivado 또는 modelsim,이나 altera의 Quartus를 사용할 수 있겠는데 오늘은 modelsim에 대해 알아보겠습니다. modelsim은 홈페이지에 들어가셔서 학생인증을 하시면 학생용 버전을 받으실 수 있습니다. 1. modelsim 프로젝트를 생성해줍니다. 2. 저는 project의 이름을 adder라고 만들겠습니다. 3. 내부에서 사용할 file을 생성해줍니다. create New file을 클릭하신 후 verilog파일을 생성하시면 작성 가능한 verilog file이 생성됩니다. Adding Existing File을 선택하시면 다른 프로젝트에 ..