오늘은 맑음

날이 많이 풀렸어요 제 블로그 이름처럼 맑은 날씨가 자주 보이네요 매주 마지막 주 수요일은 문화의 날로 선정릉 입장료가 무료에요 마침 수요일에 선정릉을 가려고 했지만 못 가게 되어 맛있는 점심을 먹고자 장정정으로 갔어요 예전에는 가게가 작았는데 확장을 해서 무척 넓어졌지만 그만큼 점심에 매우 북적여요 평소에도 웨이팅은 기본인 것 같아요 이 날도 어김없이 웨이팅 후 들어갔어요 사케동은 12,000원이에요 밥 위에 연어 한 조각과 약간의 와사비를 얹어서 간장을 찍어먹으면 정말 맛있어요 사케동도 맛있지만 후식 요거트도 언제나 마음에 들어요 다른 메뉴도 먹어봤지만 음.. 사케동이 제일 맛있네요

대학교 2학년 때 공부했던 자료구조와 알고리즘을 다시 한 번 공부해볼까 합니다. 알고리즘과 자료구조는 소프트웨어/하드웨어 엔지니어를 가리지 않고 모두 필요한 기본 소양입니다. 함수와 함수끼리 주고 받는 데이터에 대해 이해하고 -> 모듈과 모듈 사이에 주고받는 데이터에 대해 이해하고 함수에서 데이터를 어떻게 처리할지 정의한다 -> 모듈에서 데이터를 어떻게 처리할지 정의한다 이러한 공통점으로 인해 입사시 보는 알고리즘 테스트는 python/java/c++/c를 가리지 않습니다. 물론 편의성으로 인해 python이 선호되지만 python 역시 여러가지 표현(언어)중 하나입니다. 이러한 점은 verilog hdl 또한 다르지 않습니다. 따라서 더욱 효율적인 시스템을 설계하기 위해 다시 자료구조와 알고리즘 공부를..

오늘은 여전히 헷갈리는 구조체와 구조체 포인터의 멤버 참조 방법에 대해 정리해보겠습니다. 사실 헷갈리면 안되지만 간혹 명확하게 떠오르지 않네요. 앞으로 확실하게 기억하기 위해서 오늘 정리를 해보려고 합니다. C언어에서는 구조체를 사용할 때도 있고 구조체를 가리키는 포인터를 사용할 때도 있습니다. 이 두가지 상황에서 각자 구조체의 멤버변수를 참조하는 방법이 다릅니다. 구조체 구조체는 멤버변수를 '.'를 통해 참조 구조체 포인터 구조체 포인터는 멤버변수를 '->'를 통해 참조 먼저 아래와 같이 구조체와 구조체 포인터 모두 멤버변수를 '.'로 참조해보겠습니다. 이렇게 참조한 후 컴파일을 하면 아래와 같이 메시지가 나옵니다. 포인터이므로 '->'를 통해 참조하라는 에러가 나오네요. 정말 친절합니다. 이제 주석을..

Verilog HDL에서 random 숫자를 생성해보도록 하겠습니다. Random 신호는 데이터를 랜덤으로 넣어주거나, 혹은 모듈의 동작 신호를 random으로 만들어서 테스트할 때 사용될 수 있습니다. random신호를 만드는 방법은 두 가지가 있습니다. 1. $random : 32bit signed random value 2. $urandom : 32bit unsigned random value 3. $urandom_range(min-val,max-val) 그리고 random/urandom 뒤에 % 숫자를 사용하게 되면 입력한 숫자만큼 moduler 연산이 되어 필요한 만큼 random 데이터를 만들수 있습니다. 예시는 아래와 같습니다. 1. 3비트의 random 레지스터를 만들고 8로 모듈러한 un..

오늘은 100km를 목표로 코스를 짜봤어요 평소에 아라뱃길을 통해 아라갑문을 갈 때에는 지하철을 타고 계양으로 가거나 굴포천을 이용해서 다녔어요 하지만 오늘은 집에서부터 출발해서 코스를 짜봤어요 사실 2020년에 약 100km(98km였던가...) 기록이 있었는데 100km라이딩을 한 번도 해보지 않아서 약속도 없고 날씨도 좋아 오늘 나가봤어요 얼마 전에 안양천에 숭어떼가 나타났었데요 오늘 조금 기대하고 갔는데... 조금 늦어서 그런지 떼는 아니지만 몇 마리는 헤엄쳐다녔어요 사진은 잘 안보이네요. 죄송합니다 오늘 날씨가 너무 좋아 크게 힘들지 않았어요 아라갑문까지 갈 때 맞바람이 계속 불기는 했지만 꾸준히 밟으면서 갔어요 힘들면 쉬면서 초코파이도 먹고 게이너도 먹고 쉬엄쉬엄 갔어요 아라뱃길 계양역에서 매..

새로운 무료 베릴로그 시뮬레이터를 알게 되어 사용해보고 후기를 남겨봅니다. 이 웹 기반 베릴로그 시뮬레이터는 이카루스 베릴로그를 기반으로 동작합니다. https://en.wikipedia.org/wiki/Icarus_Verilog Icarus Verilog - Wikipedia Icarus Verilog is an implementation of the Verilog hardware description language. It supports the 1995, 2001 and 2005 versions of the standard, portions of SystemVerilog, and some extensions. Icarus Verilog is available for Linux, FreeBSD, Op..