반응형
Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | 6 | |
| 7 | 8 | 9 | 10 | 11 | 12 | 13 |
| 14 | 15 | 16 | 17 | 18 | 19 | 20 |
| 21 | 22 | 23 | 24 | 25 | 26 | 27 |
| 28 | 29 | 30 | 31 |
Tags
- pygraphviz 설치 오류
- linux makefile 작성
- gcc 컴파일
- CDC
- 이진수 곱셈 알고리즘
- makefile
- CLOCK GATING
- 딥러닝 가속기
- Makefile compile
- 대구 반도체 설계기업 특화
- Pyverilog 설치
- Data HAzard
- DNN 가속기
- linux c 컴파일
- AMBA
- DNN Accelerator
- 남산업힐
- CUDA
- Pyverilog 튜토리얼
- Pyvrilog tutorial
- pyverilog 설치 오류
- Design DNN Accelerator
- 클럭 게이팅
- systolic array
- 컨벌루션 연산
- Pyverilog 실행
- gpgpu-sim
- linux c++ 컴파일
- pytest-pythonpath 설치 오류
- 데이터 해저드
Archives
- Today
- Total
목록digital logic assert deassert (1)
오늘은 맑음
Digital logic에서 assert와 deassert란?
Digital logic에서 assert와 deassert라는 표현이 사용되는 상황은 다음의 표 1과 같습니다. assertdeassertactive high값이 0에서 1로 변할 때값이 1에서 0으로 변할 때active low값이 1에서 0으로 변할 때값이 0에서 1로 변할 때 위의 표현이 사용된 예시를 문서에서 찾아보았습니다. The source uses the VALID signal to indicate when valid information is available. The VALID signal must remain asserted, meaning set to high, until the destination accepts the information. Signals that remain ass..
Digital logic
2023. 8. 7. 20:02