반응형
Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- DNN Accelerator
- gpgpu-sim
- CDC
- 데이터 해저드
- DNN 가속기
- 남산업힐
- CUDA
- gcc 컴파일
- pyverilog 설치 오류
- Makefile compile
- Data HAzard
- linux c 컴파일
- 이진수 곱셈 알고리즘
- 대구 반도체 설계기업 특화
- AMBA
- CLOCK GATING
- Design DNN Accelerator
- Pyverilog 실행
- Pyvrilog tutorial
- 컨벌루션 연산
- makefile
- systolic array
- linux makefile 작성
- Pyverilog 튜토리얼
- pytest-pythonpath 설치 오류
- pygraphviz 설치 오류
- 클럭 게이팅
- Pyverilog 설치
- linux c++ 컴파일
- 딥러닝 가속기
Archives
- Today
- Total
목록verilog case (1)
오늘은 맑음
verilog hdl 설계시 주의할 점(1)
if문과 case문은 mux로 구성되나 if문은 reset신호가 들어오기 전 reg형 데이터를 초기화 할 수 있음if문은 4개 이상 중첩시키지 않는 것이 좋음-if-else문이 여러개 중첩되는 경우 mux가 소세지처럼 줄줄이 달려 많은 cycle을 소모하기 때문에 좋지 않음 reg형 데이터는 읽힌 후 쓰기를 해야 latch가 발생하는 것을 막을 수 있음-temp = A; A = i_data;-latch가 발생하면 왜 좋지 않은가???????????????????? 일반적으로 clock을 사용하면 edge일 때 데이터를 전송하게 되지만 latch의 경우 level상태에서 데이터를 갖고 전달하기 때문에 edge상태에서 데이터를 전달할 때 보다 많은 시간이 소요된다. 이 사이에 glitch(noise)가 끼게..
Digital logic
2019. 11. 30. 23:48