목록Processor (24)

오늘은 맑음

HAPS DTD(Deep Trace Debug)란?

설계된 IP가 testbench를 이용한 RTL simulation에서 어느정도 검증이 되면 검증의 완성도를 높이기 위해 FPGA 검증 단계로 넘어갑니다. 어떠한 케이스가 FPGA 테스트에서는 FAIL인데, RTL Simulation에서 PASS가 되면 난감해집니다.(compiler의 차이에 따른 서로 다른 해석 혹은 FPGA가 잘 못 만들어지는 경우) FPGA에 디버깅을 위한 register를 넣고 i/o로 빼주거나, 필요한 데이터를 extermal memory에 적어놓고 테스트가 끝나면 memory에서 데이터를 읽어서 확인 하는 방식을 사용합니다. 만약 Synopsys의 fpga를 사용한다면 DTD라는 방법이 있다고 합니다. DTD는 Deep Trace Debug의 약자로 DTD를 사용하면 FPGA ..
Processor 2023. 5. 13. 16:46
Low Power Design : IC의 저전력 디자인 기법

IT기기의 고성능화와 모바일기기(노트북, 스마트폰, 워치)의 발전으로 인해 저전력 디자인(Low power design)의 중요성이 높아지고 있습니다. 고성능 기기를 동작하기 위해서는 높은 전원을 필요로 합니다. 높은 전원을 사용하게 되면 사용되는 전력이 증가하게 되어 비용에 부담이 될 수 있으며, 발열이 증가해 냉각 시스템에 사용되는 비용이 증가합니다. 최근 MS, Google, Amazon과 같은 기업에서 데이터 센터의 냉각 시스템에 많은 투자를 하고 있죠. https://www.techm.kr/news/articleView.html?idxno=90224 [테크M 트렌드] 데이터센터 바다에 넣고 사옥을 발전소로…빅테크가 친환경을 실천하는 방법 - 마이크로소프트, 애플, 구글, 아마존 등 글로벌 빅테크..
Processor 2023. 1. 28. 15:37
Dynamic power/Static Power

칩에서 소모되는 파워를 구하려면 Dynamic power와 Static power를 알아야 합니다. 왜냐하면 총 소모되는 power를 Power(consumtion)이라고 했을 때, Power(consumption)는 Power(dynamic) + Power(static)를 통해 구할 수 있기 때문입니다. Dynamic power와 Static power에 대해 알아보겠습니다. Dynamic Power Dynamic power는 칩이 동작할 때 소모되는 power입니다. 설계를 할 때 신경써야 하는 부분이죠. Switching power 신호가 0에서 1로 혹은 1에서 0으로 변경될 때 발생하는 power입니다. 0에서 1로 변경되려면 캐패시터를 충전해야 하기 때문에 switching power가 소모되..
Processor 2022. 1. 29. 21:23
AXI BUS 신호

WRITE ADDRESS CHANNEL SIGNALS --MASTER-- AWID : write address id AWADDR : write address AWLEN : Burst lentgh ex) AXI3 : AWLEN[3:0](1 to 16) AXI4 : AWLEN[7:0] (1 to 256) AWSIZE : BURST SIZE ex) AWSIZE[2:0] Bytes in transfer. if AWSIZE = 0b001, 2 bytes in transfer AWLOCK : Lock type, atomic characteristics of the transfer AWCACHE : Memory type AWPROT : Protection type AWQOS : Quality of Service AW..
Processor 2021. 4. 3. 18:14
프로세서 설계 시 고려해야 할 점

1. Power consumption 2. Area 3. Frequency 뭔가를 설계할 때 중요한 기준이 될만한 세가지 사항입니다. 설계하는 모듈, 또는 프로세서가 어디에 중점을 두고 있는지에 따라 설계 방법이 달라지게 될 것입니다.
Processor 2020. 11. 5. 17:51
LOA(Lower-part Or Approximation adders)

Mahdiani, Hamid Reza, et al. "Bio-inspired imprecise computational blocks for efficient VLSI implementation of soft-computing applications." IEEE Transactions on Circuits and Systems I: Regular Papers 57.4 (2009): 850-862. 2010년에 나온 논문이며 딥 러닝 가속기 관련 논문입니다. 내용이 재밌어서 소개해드립니다. 일반적으로 딥 러닝 가속기는 곱셈과 덧셈 연산을 반복합니다. Convolution layer나 FC layer 과정에서 많은 연산 결과를 더해서 다음 층의 입력값으로 사용합니다. 하지만 딥 러닝 가속기에서 그 많은 데이터..
Processor 2020. 9. 4. 15:06
Prev 1 2 3 4 Next