목록분류 전체보기 (227)

오늘은 맑음

Keyboard(3) Cherry MPOS G86-52400

Cherry사의 MPOS G86-52400입니다. 제가 MPOS를 쳐본건 3년전 선배 키보드로 먼저 접했었는데 그 때 부터 너무 키감이 좋았습니다. 저가형 리얼포스다...뭐 그런 말도 있지만 저는 토프레 무접점을 사용해적이 없기 때문에 잘 모르겠습니다. 하지만 키감은 제가 여태까지 사용해 본 키보드중에 가장 좋았던 것 같습니다. 무게감도 적당히 있어서 잘 안밀리고 사이즈도 작아서 사용하는데 불편함은 없었습니다. 키 배열은 제가 이전에 g84-4100과 삼성 미니키보드도 사용했었기 때문에 전혀 불편함은 없었습니다. 오히려 tilda가 밑에 있는 건 정말 편했습니다. 사실 영문키만 인쇄된 화이트모델을 갖고 싶었는데 매물이 정말 안나오더라구요 그래서 블랙 한영 이중 프린팅된 모델을 사서 잘 사용했습니다 하지만..
일상 2020. 7. 22. 11:04
MIT eyeriss tutorial

MIT에서 발표한 eyeriss 튜토리얼 발표 자료 링크 http://eyeriss.mit.edu/tutorial.html
NPU 2020. 7. 21. 12:19
NPU 환경 구축기(1) SRAM Read 테스트

NPU라고 하면 Neural Processing Unit이라고 합니다. 실제로 NPU 내부 코어의 연산 동작은 단순합니다. 곱셈기와 덧셈기가 들어있고 DNN 연산에 따른 곱의 합 연산을 계속 반복합니다. 오늘은 이 NPU에서 연산할 데이터를 담을 SRAM을 만들고 테스트를 해보겠습니다. 저는 xilinx환경에서 테스트를 하는 중이므로 ipcore를 이용해서 block memory를 사용하셔도 되지만 저는 SRAM을 만들어 사용하겠습니다. 오늘 사용한 SRAM의 소스는 https://sourceforge.net/projects/test-drive/에서 참조했습니다. SRAM SINGLE의 구조는 위의 그림과 같습니다. SRAM의 입력으로 SRAM을 동작시킬 CLK, 데이터를 출력시키는 신호인 nCE(neg..
NPU 2020. 7. 21. 11:45
CISC와 RISC의 차이점

CISC(Complex Instruction Set Computer)와 RISC(Reduced Instruction Set Computer)의 차이점을 간략하게 알아보겠습니다. CISC는 이름에서 나와있듯이 Complex Instruction Set으로 동작하는 Computer입니다. Intel이 대표적이죠. CISC는 이름처럼 명령어 셋이 복잡합니다. 하나의 명령어가 여러가지 동작을 수행할 수 있죠. 하나의 명령어에 여러가지 세부 명령어가 붙어 다양한 동작을 수행하고 각 명령어가 모두 메모리에 접근할 수 있습니다. 뭔가 많이 복잡하죠? CISC는 명령어가 복잡한 이유 때문에 하드웨어보다는 컴파일러, 즉 소프트웨어가 많이 중요합니다. 복잡한 명령어 세트를 컴파일해서 원활하게 동작시키려면 아주 똑똑한 컴파..
Processor 2020. 7. 14. 22:36
Vivado power analysis

Vivado에서 power analysis를 보면 Total On-Chip Power가 나옵니다. Total On-Chip Power는 다음의 두 개의 파워를 더하면 나오는 값입니다. Static power : 개발자의 디자인과는 관계 없이 타겟 FPGA 보드에 의존성이 있음 IDLE상태에서 leakage power며 합성하는 타겟 동작주파수가 높아질수록 높아짐 Dynamic Power : Vivado에서 정해진 simulation에 의해 모든 switching될 수 있는 상황을 테스트해서 나오는 최대 파워 소모량 간단하게 설명하면 위와 같이 설명할 수 있을 것 같습니다. Vivado에서 정해진 simulation으로 측정된 데이터기 때문에 정확한 전력 소모량이라고 할 수는 없습니다. 더 궁금한 내용은 ..
Processor 2020. 7. 10. 17:19
NPU, AI Accelerator 관련 논문 정리 (추가논문)

Lee, Jinmook, et al. "UNPU: A 50.6 TOPS/W unified deep neural network accelerator with 1b-to-16b fully-variable weight bit-precision." 2018 IEEE International Solid-State Circuits Conference-(ISSCC). IEEE, 2018. Sharma, Hardik, et al. "Bit fusion: Bit-level dynamically composable architecture for accelerating deep neural network." 2018 ACM/IEEE 45th Annual International Symposium on Computer Arc..
NPU 2020. 7. 10. 17:07
Prev 1 ··· 17 18 19 20 21 22 23 ··· 38 Next